時間交錯型Δ-Σ調製器

本專案提出的創新在於將數字前饋概念演變為時間交織型（TI）結構。數位前饋去除了量化器前面的類比加法器，從而也簡化模擬器件及達到功率節省。 此外，數位前饋所需要的額外輔助量化器的原始缺點在此 TI 計畫方案中不再是一個問題，因 TI 結構本身固有亦需要並行量化器，提出的結構充分利用了 TI 結構和數位前饋的優勢。本子專案已完成 28nm 晶片測量結果展現出在 5MHz 帶寛下達到86.1dB 之信噪失真比, 其功耗為 23mW.

形成單元並驗證: 形成了功能性單元並證明可行, 功能性單元檢測或運行測試結果或有關證明

應用範圍: 感測器/物聯網信號採集應用